(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-166812

(43)公開日 平成5年(1993)7月2日

| (51) Int.Cl. <sup>5</sup> | 識別記号  | 庁内整理番号  | FI         | 技術表示箇所 |
|---------------------------|-------|---------|------------|--------|
| H01L 21/321               |       |         |            |        |
| 21/60                     | 311 Q | 6918-4M |            |        |
|                           |       | 9168-4M | H01L 21/92 | С      |

### 審査請求 未請求 請求項の数1(全 5 頁)


| (21)出願番号 | 特顧平3-351102      | (71)出願人 000002185                     |  |
|----------|------------------|---------------------------------------|--|
| (22)出顧日  | 平成3年(1991)12月11日 | ソニー株式会社<br>東京都品川区北品川6丁目7番35号          |  |
|          |                  | (72)発明者 高儀 光治<br>東京都品川区北品川6丁目7番35号 ソニ |  |
|          |                  | 一株式会社内<br>(74)代理人 弁理士 船橋 国則           |  |
|          |                  |                                       |  |
|          |                  |                                       |  |
|          |                  |                                       |  |
|          |                  |                                       |  |
|          |                  |                                       |  |

### (54) 【発明の名称】 半導体素子

## (57)【要約】

【目的】 キャリアテープに対してより高密度に実装することが可能な半導体素子を提供する。

【構成】 チップ11の周縁部に配設される複数の電極パッドと、その電極パッドに接する状態で被着される多層金属膜と、その多層金属膜上に形成されるパンプ14とを有する半導体素子であって、多層金属膜はチップ11の周縁部から中心側に向けて延設され、且つその多層金属膜の延出端にパンプ14が形成されている。



本発明の実施例を示す平面図

1

#### 【特許請求の範囲】

【請求項1】 チップの周縁部に配設される複数の電極 パッドと、その電極パッドに接する状態で被着される多 層金属膜と、その多層金属膜上に形成されるパンプとを 有する半導体案子において、

前記多層金属膜は前記チップの周縁部から中心側に向け て延設され、且つその多層金属膜の延出端に前記パンプ が形成されたことを特徴とする半導体素子。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体素子の構造に関 するものである。

[0002]

【従来の技術】半導体実装技術の中には、金属(Au、 A1) 製の極細線、いわゆるポンディングワイヤを用い て電極間を1本ずつ接合するワイヤボンディング技術 と、ポンディングワイヤを用いず且つ電極数やリード数 とは無関係に、一括して電極間の接合を行うワイヤレス ポンディング技術とがある。そして、ワイヤレスポンデ ィング技術の代表的なものとしては、TAB (Tape 20 Automated Bonding) 方式が挙げら れる。

【0003】図6は、上述のTAB方式により実装され る半導体素子の従来例を示しており、図においては、チ ップ31の周縁部に配設された複数の電極パッド(後 述)と、フィルムキャリアテープ(以下、キャリアテー プと称す)のデバイスホール32内に突設されたインナ リード33とが、パンプ34を介して電気的に接続され ている。ここで、キャリアテープは、ポリイミドフィル ムやポリエステルフィルム等からなるリール状の樹脂テ 30 ープであり、その両側縁にはテープ搬送用のスプロケッ ト孔が設けられている。

【0004】一方、図7は、従来の半導体素子の要部を 示す側断面図であり、図中の半導体素子30において は、能動領域35の周辺、すなわちチップ31の周縁部 に、上述した電極パッド36が配設されている。また、 チップ31上にはオーバコート膜37がエッチングによ り形成されている。更に、電極パッド36の真上には多 層金属膜38を介してパンプ34が形成されている。こ こで多層金属膜38は、いわゆるパリヤメタルと呼ばれ 40 るものであり、Au/Ni/Ti或いはAu/Cu/C r などから組成され、チップ31上に被着されている。 その中で、Ni、CrはAu拡散防止の役目を果たして おり、多層金属膜38としては、パンプ34を形成する 際のメッキ電極の役目を果たす。

#### [0005]

【発明が解決しようとする課題】しかしながら、上記従 来の半導体素子30においては、チップ31周縁部に配 設された電極パッド36の真上にパンプ34が形成され プ面積が大きくなり、それに対応してデバイスホール3 2 も拡大されるので、キャリアテープ上の部品レイアウ トの自由度が減少したり、キャリアテープに対する半導 体素子の実装密度が低下するなどの問題が生じる。

【0006】本発明は上記問題を解決するためになされ たもので、キャリアテープに対してより高密度に実装す ることが可能な半導体素子を提供することを目的とす る。

[0007]

10 【課題を解決するための手段】本発明は、上記目的を達 成するためになされたもので、チップの周縁部に配設さ れる複数の電極パッドと、その電極パッドに接する状態 で被着される多層金属膜と、その多層金属膜上に形成さ れるパンプとを有するものであって、上記多層金属膜は チップの周縁部から中心側に向けて延設され、且つその 多層金属膜の延出端にパンプが形成された半導体素子で ある。

[0008]

【作用】本発明の半導体素子においては、チップの周縁 部から中心側に向けて延設された多層金属膜の延出端に バンプが形成されているので、多層金属膜を延出させた 分だけキャリアテープのデバイスホールが縮小され、も って、キャリアテープのパターン領域が拡大される。

[0009] 【実施例】図1は本発明の実施例を示す平面図であり、 図2はその要部を示す側断面図である。まず、本実施例 の半導体素子10の構成においては、チップ11の周縁 部に複数の電極パッド12が配設されており、更にチッ プ11上には各々の電極パッド12に接する状態で多層 金属膜13が被着されている。また、個々の多層金属膜 13上にはAuを素材としたパンプ14が形成されてお り、このパンプ14は、上述の電極パッド12とキャリ アテープのデバイスホール15内に突設されたインナリ ード16とを電気的に接続させるためのものである。加 えて、本実施例の半導体素子10においては、例えば左 右端の電極パッド12に接する多層金属膜13が、チッ プ11の周縁部から中心側に向けて延設され、その延出 端13aにパンプ14が形成されている。これにより、 左右端の電極パッド12に対応するパンプ14は、半導 体素子10の能動領域17上、すなわちチップ11の中 心寄りに配置される。

【0010】ここで、本実施例におけるパンプ形成の製 造工程を、図3及び図4を用いて説明する。まず、第1 の工程(図3上段)では、オーパコート膜18が形成さ れたチップ11上に、スパッタ蒸着等により多層金属膜 (パリヤメタル) 13を被着する。次いで、第2の工程 (図3中段)では、先に被着させた多層金属膜13上に 厚さ20μm程度のフォトレジスト膜19を形成すると ともに、チップ11の周縁部から所定寸法離れた位置に ているため、電極パッド36の数が増えるに従ってチッ 50 パンプ形成用の孔20を形成する。続いて、第3の工程 3

(図3下段)では、電解めっき法等により多層金属膜13を一方の電極として、パンプ形成用の孔20にパンプ14を成長させる。その際、パンプ14が孔20からはみ出ないように、パンプ14の形成高さを $15\sim16\mu$  mとする。

【0011】更に、第4の工程(図4上段)では、パンプ14の形成により不要になったフォトレジスト膜19(図3)を除去する。次いで、第5の工程(図4中段)では、パンプ14の上方から新たにフォトレジスト膜21を塗布し、多層金属膜13をエッチングするためのパ 10 ターンを形成する。そして、最後の第6の工程では、必要な部分だけを残して多層金属膜13のエッチングを行うとともに、先の第5工程で塗布したフォトレジスト膜21を除去する。以上の製造工程により、多層金属膜13の延出端13aにパンプ14が形成され、且つそのパンプ14は、半導体素子10の能動領域17上、この場合はチップ11の中心寄りに配置される。

【0012】このようにしてパンプ14がチップ11の中心寄りに配置されると、図1に示すハッチング部分の面積分だけキャリアテープのデパイスホール15が縮小20される。これにより、キャリアテープのパターン領域が拡大されるため、キャリアテープ上の部品レイアウトの自由度が増すとともに、キャリアテープにより多くの半導体素子10を実装することが可能となり、もって、キャリアテープに対する半導体素子の実装密度が高められる。

【0013】また、本実施例の半導体素子10においては、チップ11の左右端に配設された電極パッド12が単に中継端子としてのみ機能するようになるため、従来よりも電極パッドの大きさを小さくすることができる。すなわち、図5(a)に示すように電極パッド22の真上にパンプ23を形成する場合は、100 $\mu$ m角の大きさの電極パッド22を必要としていたが、電極パッドが中継端子として機能する場合は、図5(b)に示すように多層金属膜24の延出方向Xに対して電極パッド25の寸法しを例えば20 $\mu$ mに設定しても全く問題にならない。したがって、本実施例の半導体素子10では、左

右方向のチップ幅を合計  $160 \mu m$ 程度小さくすることが可能となる。

【0014】尚、本実施例の説明では、多層金属膜13の延出端13aに形成されるパンプ14をチップ11の中心寄りに配置するとしたが、本発明はこれに限るものではない。すなわち、本発明においては、パンプ形成の製造工程にてパンプ形成位置を自由に設定することができるため、パンプの配置を、例えばチップの上寄りや下寄り、或いは左寄りや右寄りに設定することも可能である。

#### [0015]


【発明の効果】以上、説明したように本発明によれば、 チップの周縁部から中心側に向けて延設された多層金属 膜の延出端にパンプが形成されているので、多層金属膜 を延出させた分だけキャリアテープのパターン領域が拡 大される。これにより、キャリアテープ上の部品レイア ウトの自由度が増すとともに、キャリアテープに対する 半導体素子の実装密度が高められる。

【0016】また、本発明においては、多層金属膜の延 出端にパンプを形成することで、それに対応する電極パ ッドの大きさを小さくすることができる。その結果、従 来よりもチップ面積を小さくすることが可能となり、も って半導体素子としての小型、軽量化が図られる。

#### 【図面の簡単な説明】


- 【図1】本発明の実施例を示す平面図である。
- 【図2】実施例の要部を示す側断面図である。
- 【図3】製造工程の説明図(その1)である。
- 【図4】製造工程の説明図(その2)である。
- 【図5】電極パッドの大きさの比較図である。
- 【図6】従来例を示す平面図である。
- 【図7】従来例の要部を示す側断面図である。 【符号の説明】
- 10 半導体素子
- 11 チップ
- 12 電極パッド
- 13 多層金属膜 (パリヤメタル)
- 14 パンプ

[図2]




実施例の要部を示す傾断面図


[図7]




従来例の要部を示す側新面図




[図4]






製造工程の説明図(その2)







電極パッドの大きさの比較図